单元总览

处理器基础

CIE A-Level 计算机科学· 5 分钟阅读 📊 n/a

1. 单元概览

本单元从CPU的基本工作原理逐步深入到提升性能的高级设计方案。你将从处理器核心组件和标准取指-译码-执行周期开始学习，进而了解指令的结构和数据访问方式。之后我们会对比两种主流处理器架构范式，再介绍两种提升处理速度的核心技术：流水线和多核设计。

请按顺序学习以下子主题，逐步构建你的知识体系：

介绍CPU核心组件、取指-译码-执行周期以及CPU与存储器的交互。

★★⏱ 10 min

讲解指令集、机器码与汇编的区别，以及常见指令分类。

★★⏱ 8 min

介绍访问存储在寄存器或存储器中操作数的常用方法。

★★★⏱ 7 min

对比RISC和CISC架构的设计特点、优势与劣势。

★★★⏱ 6 min

讲解流水线如何提升吞吐量，并介绍常见的流水线冒险。

★★★★⏱ 9 min

探讨多核的性能优势、阿姆达尔定律以及并行处理的挑战。

★★★⏱ 8 min

错误做法:

将时钟频率与处理器整体性能混淆

原因:

学生通常认为更高的时钟频率一定意味着更快的性能，忽略了架构、流水线和核心数的影响。

正确做法:

对比不同处理器时，要基于所有设计因素评估性能，不能只看时钟频率。

错误做法:

认为RISC在所有使用场景中都优于CISC

原因:

RISC的优势依赖于使用场景，CISC目前仍在大量特定应用中广泛使用。

正确做法:

要基于使用场景、功耗约束和设计目标对比RISC和CISC，不能一概而论。

错误做法:

将流水线技术与多核处理混淆

原因:

二者都能提升性能，但工作机制完全不同。

正确做法:

记住：流水线是在单核上重叠执行指令，而多核是利用多个独立核心并行执行。

概念	核心定义 / 公式
取指-译码-执行周期	取指令 2. 译码操作码 3. 取操作数 4. 执行 5. 存储结果
CPI	每条指令周期：执行一条指令所需的平均时钟周期数
立即寻址	操作数的值直接存储在指令本身中
RISC核心特征	定长指令、大寄存器组、简单指令、依赖编译器优化
CISC核心特征	变长指令、复杂指令、较小寄存器组、硬件实现复杂操作
流水线加速比（理想情况）	对于满载流水线：加速比 = 流水线级数
阿姆达尔定律	加速比 = $\frac{1}{( 1 - P ) + \frac{P}{N}}$ , where $P$ = 代码可并行化比例, $N$ = 核心数

你可以从第一个子主题「CPU结构与功能」开始本单元的学习。请按顺序学习每个子主题，从基础工作原理到高级性能优化，逐步构建你的知识体系。完成本单元所有主题后，你可以进入下一个单元，学习存储器与存储基础。