# 逻辑门

> 计算机科学 · CIE A-Level 9618
> 来源: https://www.owlsprep.com/zh/study/cie-9618-u3-logic-gates/

本子主题涵盖所有标准1输入和2输入逻辑门，包括它们的符号、真值表和核心特性。你将学习如何应对考题，解析和构建简单的组合逻辑电路。

**先修:** [基础布尔代数概念](https://www.owlsprep.com/zh/study/cie-9618-u3-boolean-algebra/)

## 学习目标

- 识别并绘制标准逻辑门符号
- 为单个门和组合电路编写真值表
- 解释通用门（与非/或非）的特性
- 了解不同类型门的常见应用

## 标准逻辑门类型

逻辑门是所有数字计算机硬件的基本构建块。每个门接收二进制输入（0 = 断开/假，1 = 接通/真），并根据固定布尔规则产生单个二进制输出。

**逻辑门** — 对一个或多个二进制输入执行单个布尔逻辑运算，产生一个输出的数字电路

*记法:* 每种门类型都有唯一的标准电路符号，所有CIE考题都会使用该符号

*例:* 2输入与门仅当两个输入都为1时才输出1

- **1输入门**: 非门（反相器）：输出与输入相反的值
- **2输入门**: 与门、或门、与非门、或非门、异或门、同或门：均接收两个输入，根据自身规则产生一个输出

**例题:** 写出2输入与非门的完整真值表，并给出A = 1, B = 1时的输出

1. 列出两个1位输入的所有4种可能输入组合，然后分别计算输出，因为与非门 = 非（A 与 B）：
2. | A | B | Output = NOT (A AND B) |
| --- | --- | --- |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
3. 从表中可得，当A = 1且B = 1时，与非门的输出为0。

> **考试提示:** CIE经常要求从电路图中识别逻辑门——请记住7种标准门各自独特的符号形状。

## 组合逻辑电路的真值表

大多数实际逻辑电路由多个门组合而成。要得到组合电路所有输入组合对应的输出，需要逐步计算每个中间门的输出，从而构建完整真值表。

> **tip**
>
> 请务必在真值表中为电路中每个门的输出添加中间列——这方便阅卷老师给分，也能避免低级错误。

**例题:** 某电路有两个输入A和B：非门输出的A接到或门的一个输入，B接到另一个输入。求A=1, B=0时的输出，并写出完整真值表。

1. 定义中间输出 $X = \text{NOT } A$，最终输出 $Y = X \text{ OR } B$。在真值表中为X添加中间列：
2. | A | B | X = NOT A | Y = X OR B |
| --- | --- | --- | --- |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 |
3. 当A=1和B=0时，中间值X = 0，因此Y = 0 OR 0 = 0，与上述完整真值表结果一致。

## 通用门（与非门和或非门）

与非门和或非门被归类为通用门，因为仅使用与非门或仅使用或非门就可以构造任意其他逻辑门。这简化了制造流程，因为整个芯片可以仅由一种类型的门构建。

**通用门** — 无需任何其他类型门，即可构造任意布尔逻辑门的门类型

*例:* 任意逻辑电路都可以仅用与非门构建，不需要其他类型的门

**例题:** 说明如何仅用一个2输入与非门构造非门

1. 将非门的单个输入A连接到2输入与非门的两个输入引脚。
2. 计算与非门的输出：$\text{Output} = \text{NOT } (A \text{ AND } A)$
3. 由于 $A \text{ AND } A = A$，因此化简得 $\text{Output} = \text{NOT } A$，这完全符合非门的特性。

> **考试提示:** 如果考题要求用与非门或或非门构造非门，请务必记住将输入连接到2输入门的两个引脚。

## 逻辑门的常见应用

不同类型的门在数字计算机硬件中有特定的常见用途：

- 非门：用作信号反相器，在时钟和控制电路中翻转二进制值
- 异或门：用作二进制加法半加器的基本构建块，也用于奇偶校验
- 与非门：用于构建静态RAM（SRAM）存储模块的锁存电路
- 或非门：用于构建闪存单元电路和基本触发器

**概念自测**

检查你对核心门特性的理解：

1. 哪个门仅当两个输入不同时输出1？

   - AND
   - XOR
   - NOR
   - XNOR

   *解析:* 正确！异或门（XOR）代表异或，仅当两个输入值不同时输出1。

## 常见错误

- **错误做法:** 混淆与非门和或非门的真值表或符号
  - 原因: 与非门是与的非（仅当所有输入为1时输出0），而或非门是或的非（任意输入为1时输出0）
  - 正确做法: 请记住：除了两个输入都为1的情况，与非门输出1；仅当所有输入都为0时，或非门才输出1
- **错误做法:** 构建多门电路的真值表时跳过中间列
  - 原因: 心算输出会导致可避免的低级计算错误，白白丢分
  - 正确做法: 即使是小型电路，也要为每个中间门的输出单独添加一列
- **错误做法:** 混淆异或门和同或门的真值表
  - 原因: 学生经常搞混哪个门在输入相同/不同时输出1
  - 正确做法: 记住同或门是异或门的否定：输入不同时异或输出1，输入相同时同或输出1
- **错误做法:** 认为只有与非门是通用门
  - 原因: 很多学生忘记与非门和或非门都是通用门
  - 正确做法: 除非题目另有说明，否则与非门和或非门都是通用门问题的可接受答案

## 速查表

| 门类型 | 输入数量 | 输出规则 | 所有输入都为1时的输出 |
| --- | --- | --- | --- |
| 非门 | 1 | 输出与输入相反 | 0 |
| 与门 | 2 | 仅所有输入为1时输出1 | 1 |
| 与非门 | 2 | 仅所有输入为1时输出0 | 0 |
| 或门 | 2 | 任意输入为1时输出1 | 1 |
| 或非门 | 2 | 仅所有输入为0时输出1 | 0 |
| 异或门 | 2 | 输入不同时输出1 | 0 |
| 同或门 | 2 | 输入相同时输出1 | 1 |

## 下一步

逻辑门是本单元你将学习的所有数字硬件的基础构建块。掌握门的特性和真值表能为你学习更复杂的组合电路和时序电路（包括加法器、触发器和存储电路，这些都是CIE 9618试卷1中经常考察的内容）做好准备。这也为学习布尔化简技术打下基础，布尔化简用于减小数字电路的尺寸和成本。你现在已经准备好探索更高级的逻辑概念和应用了。

- [布尔代数与化简](https://www.owlsprep.com/zh/study/cie-9618-u3-boolean-algebra/)
- [卡诺图](https://www.owlsprep.com/zh/study/cie-9618-u3-karnaugh-maps/)
- [计算机体系结构](https://www.owlsprep.com/zh/study/cie-9618-u3-computer-architecture/)

---

来自 [OwlsPrep](https://www.owlsprep.com) —— A-Level / IB / AP / IGCSE 免费学习指南，依据官方考纲编写。原页面：https://www.owlsprep.com/zh/study/cie-9618-u3-logic-gates/